SEMICONDU	ICTOR ST	ORA	GE D	EVICE	
Patent Number:	JP58211391				8888

Publication date:

1983-12-08

Inventor(s):

KONISHI SATOSHI

Applicant(s)::

TOKYO SHIBAURA DENKI KK

Requested Patent:

___ JP58211391

Application Number: JP19820092890 19820531

Priority Number(s):

IPC Classification:

G11C11/34; H01L27/10

EC Classification:

Equivalents:

Abstract

PURPOSE:To realize the high-speed reading, by switching one of two power supplies of a static memory cell to the third power supply during the reading of a memory cell and therefore increasing the potential difference of a memory compared with the potential difference of a pause mode period of the memory. CONSTITUTION:A memory cell consists of resistance element loads R1 and R2, transistors T1-T4 and a pair of bit lines BL and BL'. The high and low potential voltages of the memory cell are set at the VDDC and SDDC respectively, and the back gate voltage of transistors T1-T4 is set at VXBN respectively. Thus the potential difference between a power supply VDD and the other power supply -VB of the memory cell can be increased compared with the pause mode period of the memory. This ensures the high-speed reading.

Data supplied from the esp@cenet database - I2

⑩ 日本国特許庁 (JP)

⑩特許出願公開

⑩公開特許公報(A)

昭58-211391

(5)Int. Cl.² G 11 C 11/34 H 01 L 27/10

識別記号

庁内整理番号 6549-5B

6655-5F

砂公開 昭和58年(1983)12月8日

発明の数 1 審査請求 未請求

(全 13 頁)

9半導体記憶装置

②特

願 昭57-92890

②出 願 昭57(1982)5月31日

⑩発 明 者 小西頴

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社総合研究所 内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江武彦 外2名

明 細 4

1.発明の名称

半導体記憶装置

2.特許請求の範囲

- (2) 前記第3の起源は、メモリセル以外の周辺 回路で用いられている2単源とは異なり、こ

の2 電感の電圧範囲外の電圧を持つことを特徴とする特許期末の範囲第 1 項記載の半導体記憶接觸。

- (3) 前記第3の態故は、メモリセル以外の周辺 固路で用いられている2種族の一方電源であることを特像とする特許語求の範囲第1項記 駅の半導体記憶装置。
- (4) 前記電源切換手段は、前記メモリセルで供給すべき2幅なの他方の電源を親4の取跡に さらに切り換えることを特徴とする特許請求 の範囲第1項記載の半導体記録装置。
- (5) 前記銀4の電磁は、メモリセル以外の周辺 回路で用いられている2電磁とは異なり、こ の2電磁の電圧範囲外であつて前記第3の電 磁とは異なる側の電圧であることを特徴とす る特許請求の範囲第4項記載の半導体配徹装 置。
- (6) 前記第4の報源は、メモリセル以外の周辺 回路で用いられている2階源とは異なり、こ の2飯原の電圧範囲の中間領域の選圧である

ことを特徴とする特許額求の範囲第 4 項記載の半級体記録装置。

- (7) 前記第3の電泳は、半導体基板もしくは半導体基板中に設けた上記半導体基板とは逆導電型の不純物拡散層にパックゲート電談として供給されることを特徴とする特許翻求の範囲第1項記載の半導体配体装置。
- (8) 前記第4の電源は、パックケート観察として供給されることを特徴とする特許請求の範囲第4項配数の半導体配体装置。
- (9) 前記第3の軍政は、メモリ外部から供給されらしくは前記メモリセル以外の周辺回路で用いられている2軍政により動作する電圧発生回路により作られることを特徴とする特許額次の範囲第1項記載の半導体記憶装置。
- (10) 前記弟 4 の電源は、メモリ外部から供給されるしくは前記メモリセル以外の周辺回路で用いられている 2 電源により動作する電圧発生回路により作られることを特徴とする特許酸水の範囲弟 4 項記載の半導体記憶装盤。

(発明の技術的背景とその問題点)

メモリが高集積化、大容量化するに伴ない、 ピット酸化液統されるメモリセルは微糊化され、 その駆動能力は小さくなる。一方、一本のビッ ト級に仮統されるメモリセルの数は増し、その ビット歌の容益は増大する。そのため、読み出 し時に1つのメモリセルが一対のビット線を駆 動し、それらの間に既み出し可能な電位差をつ けるのに受する時間は増大し、そのため読み出 し時間は疑くなる。さらにその上、低消費能力 化のためにメモリの電弧電圧を下げる必要も生 じてきており、この勘台はさらに一脚メモリセ ルの駆動能力を下げることになり、より一層銃 み出し時間が長くなるようになつてきている。 これに対して、(1)負荷となるピット級の1匹気容 益を小さくするため、ピット綴につながれたメ モリセルの桜送用トランジスタのドレイン面棋 を包刀小さくしてその拡散容量を抑える方法や、 迎に(4)セルの船動能力を高めるためにセルのト ランジスタのゲート幅を大きくする方法が行な

- (11) 創記スタテイツクメモリセルは E/L型メモリセルであつて、これに使用されているエンハンスメント型トランジスタの全てが N チャンオルあるいは P チャンオル型であることを特徴とする特許開来の範囲第 1 項記載の半導体記憶装置。
- (12) 前記スタテイツクメモリセルは CMUS メモリセルであることを特徴とする特許部次の範囲第1項記載の半海体記憶装蔵。
- (13) 前記電源切換手段を切換制御するための制御軍圧を、前記一对のビット線に接続されたビット級連択用トランシスタのゲートに印加されるカラムデコーダ出力に基いて発生することを特徴とする特許勝次の範囲第1項記載の半導体記憶装置。

3.発明の詳細な説明

[発明の技術分野]

本発的は、集積回路メモリとか1チンプマイクロコンピュータのメモリなどに適用されるスタテイツク型の半導体記憶装置に関する。

われている。しかし、前者们の方法においては、 転送用トランジスタ の 枝小 ドレイン 面模は ドレインと 金属配級船で形成されたピット級との コンタクト面 検以下にすることはできず、ビツト 線の拡散容量は 余り小さくできない。ところが、 トランシスタが 敬 小 化 さ れ る に 伴 な い 、 トランシスタのパンチスルー 耐圧が低くなるため、基板機能を上げる必 優かあ り、これは転送用トランシスタのドレインの拡散容 盆を増やし、ピット線の拡飲容量は増える 傾向に ある。これに対して、後者何の方法において、トゥタ ンジスタのゲート幅を増やすことはセルサイズの増 大につながり、セルバターンに多少の面材余裕が ある場合にのみ可能で、セル面積の余裕 がない場 合にはトランシスタのゲート 幅を 10% 増やすのがや つとのことであり、どのようなセルパターン を採 用しても実現は非常に困難である。

〔発明の目的〕

本発明は上記の事情に鑑みてなされたもので、 従来のピット級の電気容量を小さくする方法や セルのトランジスタのゲート機を大きくする方 法が物理的に困難であるのに比べて容易にしかも効果的に読み出し時間を短離し得る半海体記 億装鑑を提供するものである。

[発明の収要]

すなわち、本発明の半導体配位設置は、スタテインクメモリセルに供給すべき2億歳のうち一方の電源をメモリセルの読み出しに際して第3の低級に切り換えて、この切り換えによつてメモリの2億歳の電位差をメモリの休止モード期間における電位差に比べて大きくする低減切換手段を傾けたものである。

したがつて、脱み出しに厳して、すなわちり
ードモード時あるいはリードサイクルの全区間
もしくは一部の期間にメモリセルに供給される
2歳次の覧位差が休止モード期間の寛位差より
も大きくなるので、メモリセルによるピット線
の駆動能力が増し、高速の駅み出し動作が行な
われるようになる。

〔発明の実施例〕

以下、図面を参照して本発明の実施例を幹細

ランジスタ(駆動トランジスタ) T:が接続され、このトランジスタT:のゲートは前記ノードは代接続されている。さいが、からにガートは前記ノードは代接続されている。さいが、ののハチャンネルMOSトランジスタ) T。が接続され、の間にエンシのNチャンネルMOSトランジスタ(転送という) T。が接続され、これらの転送したりンジスタ) T。が接続され、これらの転送したりンジスタ T。では、上記各トランジスタで、で、上記各トランジスタで、からのバックゲート電圧として前記ーV。車がかれている。

上記メモリセルにおいて、いまトランジスタT₁がオフ、トランジスタT₂がオン状態となつていて、ノード日が高レベル電位V₁、ノードしが低レベル電位V₁になつているものとする。このとき、V_Bは V_D 電圧であり、V_Lは -V_B 電圧に近い。ここで、ビット級 Blを低レベル電位V₁

K説明する。先ず本発明の原理を説明する。第 1凶は、スタテイツクメモリセルの一例として **抵抗器子負荷とエンハンスメント型駆動トラン** ジスタを用いた所謂 E/H 型メモリセルと、一対 のピット級BL.BLと、ワート級WL との接続を 示している。ただしここではメモリセルの駁動 トランジスタも転送用トランジスタもNチャン オルMOSトランジスタが用いられている。♪ モリセルは行方向および列方向に配列されてお り、同一列のメモリセルに共通に一対のピット 級BL.BL が接続され、同一行のメモリセル化 共通に一本のワード級WL が接続されている。 上記メモリセルにおいては、高電位側の第1の 世頭 VDD に世抗岩子片、比。 の各一端が接続さ れ、抵抗案子はの他端(ノード日)と低電位側 の知 2 の組織 (-VB)との間にエンハンスメント 型のNチャンオルMOSトランシスタ(駆動ト タンジスタ) T ,が接続され、削記抵抗業子以 の他路(ノードレ)と第2の電豚(-Vn)との脚 にエンハンスメント型のNチャンネルMOSト

に引き込んでいる駆動トランジスタエ* のソー スとドレイン間の電圧V対電配工等性は領2回 化示すようになる。ここで、 VIは私助トランジ スタ T2の閾値低圧であつて、閾値電圧の基板バ イアス依存性は観明の簡素化のため無視してあ ける各特性の違いは、駆動トランシスタエ。の ソース電位が異なることに外ならず、そのため ゲート 寛位 Vi が一定でもソース 配位 に 対する ゲ - ト 観 紅 は 異 な り 、 -VBの 値 に よ つて 駆 勘 トラン シスタ T:の電流駆動能力が大きく異なつている。 低レベル雑位VLはVII-VTよりはるかに小さく、 したがつて駆動トランシスタT。は3極質動作 を行なつており、-VB観位の違いによる彫動ト ランシスタTiのV-I 特性の違いは、第2図に 示すようにソース・ドレイン間の電圧 V が 0 v 付近の立ち上りの遮いとなつている。そして、 -VB電位が0Vでなく負電位になればなる程、 ピット級団に対する引き込み戦闘能力が大きく なることが分る。

第3図は、第1図のメモリセルにおける -V』 電位に対するピット線 ILL のブリチャーシレベル から低レベル電位側への引き込み時間 T を 抜わ しており、 -V』を大きな負の電圧にすればする 穏、セルの引き込み駆動能力は増し、それだけ ピット線引き込み時間 T が小さくなる。なお、 負荷トランシスタと駆動トランシスタが互いに 遊導電型である CMOS メモリセルにおいても第 3 図に示す 図係が成り立つ。

そこで、本発明は、セルの一方の電線 V_{DD} と他方の電源 (-V_B) との電位差を、脱み出しに無してメモリの休止モード期間に比べて大きくすることにより、高速の読み出しを行なうようにしている。

以下、種々のタイプのスタテイツクメモリセルに本発明を適用した具体例について説明する。 先ず、メモリセルの係名法について述べておく。 E/N 型セルのうちNチャンオル型のものを KN セル、ドチャンオル型のものを KP セルと称し、 CMUS 型セルのうち転送トランジスタがNチャ

りである。

なお、親6図および第7図において、To~Te
はNチャンネルMOSトランジスタ、To'~Te'はド
チャンネルMOSトランジスタ、VDDCは高電位 調電頭、VSSC は低電位側電頭、VXDN および
VXDDPはそれぞれNチャンネルトランジスタおよびドチャンネルトランジスタのパックゲート電 線であつて、半導体基板および半導体基敵中に 載けた削配半導体基板とは逆導電型の不納物拡 散層に供給されている。

第8図乃至第11図は、上配類4図乃至第7図のメモリセルに選択的に適用される電源電圧 関係を示すもので、VDD およびVss はメモリセル以外の周辺回局で用いられている2つの電源の電圧(VDD>Vss)である。VBBS およびVBBDはそれぞれ上記2電源の電圧範囲外の第3の電源の電圧であつて、VBBS<Vss、VBBD>VDDである。 VDD、Vss、Vss、VDDである。この場合、第3、第4の電源の電位差|VDD、-VBBS|、|VBBD-VSS| ンオルのものを CN セル、Pチャンオルのものを CPセルと称する。

第4図(a)は RN セルに対する適用例を簡略的に示したもので、その詳細は第4図(b)の通りである。なお、セルの高電位側電圧を V_{DDC}、低電位側電圧を V_{SSC}、トランシスタ T₁ ~ T₄のパックケート電圧を V_{XBN}、ワード級を WL、一対のビット級を BL、BL で 変わしている。

第 5 図(a)は RP セルド対する適用例を簡略的でなしたもので、その詳細は第 5 図(b) に示す通りである。ここで、 T₁'~ T₄'は P チャンネル MOS トランシスタ、 R₁ および R₂ は 抵抗 米子であり、セルのパックゲート 電圧を V_{XBP}で 装わしており、その他は第 4 図と例像の表示を用いている。

第6図(a)はCN セルに対する適用例を簡略的に示したもので、その詳細は第6図(b)に示す通りである。

第7図回はCP セルに対する適用例を簡略的に示したもので、その詳細は第7図(6)に示す通

はメモリの休止モード期間におけるメモリセルの 2 世頃の電位差、つまり | V_{IID}-V_{SS} |に比べて大きく設定されている。

(1) 绵 1 突 施 例

第4図もしくは第6図に示すメモリセルを持ち、このメモリセルの電泳電圧は第8図に示す電圧関係の電泳が用意されていて、読み出しに 誤しては VDDC = VDD・Vssc = VXBN = VBBS に設定され、さらに第6図の場合は VXBP ≥ VDDC に設定される。

(2)第2 実施例

第5図もしくは第7図に示すメモリセルを持ち、このメモリセルの観測電圧は第9図に示す 電圧関係の電飲が用意されていて、読み出した 験しては V_{DDC} = V_{XBP} = V_{BBD} , V_{SSC} = V_{SS} に 設定され、さらに第7図の場合は V_{XIIN} ≤ V_{SSC} に 設定される。

上述した第1、第2支施例によれは、脱み出しに勝してはメモリセルの高電位側電源電圧 Voxc、低電位側電線電圧 Vsxc の少なくとも一方

特開昭59-211391 (5)

がメモリセル以外の周辺回路で用いられている 整動用の2値数の世圧短期(VDD~Vss)外の第3 の電鉄の世圧 VBBS もしくは VDD となつていて、 メモリセルの2値数の電位差 VDD-VBS I・I VBBD-VSS I が休止モード期間のメモリセルの2電鉄の 電位差 I VDD-Vss I に比べて大きくなつているの で、セルのピント優に対する Vss 電泳地圧方向 もしくは VDD 電泳電圧方向への引き込み駆動能 力が増し、第3 図を参照して削迷したようにピ ント録引き込み時間 Tが短かくなり、試み出し、 時間が従来に比べて 5~20 多短縮された。 (3)第3 実施例

第4図かしくは説6図に示すメモリセルを持ち、このメモリセルの電源配圧は第10図に示す地圧関係の4つの電源が用意されていて、脱み出しに載して VnDC=VDD . Vssc=Vxxx=VBBS に数定され、さらに第6図の場合は Vxxx≥VDDs に設定されている。

(4) 第 4 実施例

第5四もしくは第7回に示すメモリセルを持

また、第2、第4実施例において、 VXUP=VAHD に設定したか、 VBUDよりあい単圧の電波を設け、 この電源の位圧を VXHP としてもよい。

次に、ノモリセルの飲み出しに際してメモリセルの一方の電源を切り換えてメモリセルの2 電源の電位差を休止モード期間のそれよりも大きくするための電源切換手段を有し、もつて 読み出し速度を速くするようにした場 5~第8の埃施例を説明する。(5) 第5 実施例

第12図に示すようにはNセルを持ち、第8図に示したような関係(VDD)Vss)VBBS) の追旋低圧を使用し、VDIC=VDD.VXXIN=VBBSとし、VSSラインとセルのVSSCラインとの間に制御気圧Vin,によりゲート制 御されるNチャンネルMOSトランジスタN,を接続し、VBBSウインとセルのVSSCラインとの間に制御電圧Vin,によりゲート制御されるNチャンネルMOSトランジスタN,を接続したものである。休止モード期間はVin,が高レベル電圧、Viniが低レベル電圧にあつて、トランジスタN,がオン、トランジスタN,がオフであり、VSSC=VSS である。これに対して読み出しに験しては、Viniが

ち、このノモリセルの崔敬城圧は第11図に示す電圧関係の4つの電飲が用意されていて、鋭み凹しに際して VDDC = VXBP = VBBD . VSSC = VSS / に数定され、さらに第7図の場合は VXBN ≤ VSSS に数定される。

上述した第3、第4突腕例によれば、読み出した第してはメモリセル以外の周辺回路で用いられている駆動用の2電線VDD.VSSとは異なる第3の電線VBBSもしくはVBBDおよび第4の電源VDD'もしくはVSS'がメモリセルの2電線の電位差は休止モート期間のメモリセルの2電線の電位差よりも大きく数定しておくため、セルのビット級に対する引き込み駆動能力が増し、第3図を影照したようにビット線引き込み時間でが短かくなり、読み出し時間が従来に比べて5~20 多短縮された。

なお、前記第1、第3英施例において、 VXUN =VDBS に設定したが、 VBBS より低い電圧の電源 を設け、この電源の電圧を VXXN としてもよい。

低レベル塩圧、 Vin. が高レベル塩圧になつて、トランシスタ N. がオフ、トランシスタ N. がオフ、トランシスタ N. がオンになり、 Vssc=VBDS となり、 メモリセルの 2 電源 VDDC・Vssc の電位差が大きくなる。 (6) 第 6 実施例

第13図に示すようにCNセルを持ち、第 14図に示すような関係の(VDD>Vss、>Vss)被 鉄札匠を使用し、VDDC=Vxxp=VDD、VXxx = Vss と し、Vss・ラインとセルの Vsscラインとの間に N チヤンネルトランジスタ N」を接続してそのケートに削述したような Vin、を印加し、 Vss ライ ンとセルの Vsscラインとの間に N チャンネルト ランジスタ N。 を接続してそのケートに前述し たような Vin2を印加したものである。したがつ て、休止モード期間におけるセルの 2 地隙の電 位差(|VDD-Vss・|)に比べて読み出しに際して それは VDD~Vss となり、相対的に大きくなる。

第15図に示すように HP ゼルを持ち、 # 9
図に示したような関係 (VBBD>VDD>V 85)の 電源鑑

(7)第7契施例

圧を使用し、V_{SSC}=V_{SS},V_{XDP}=V_{BID} とし、V_{DD} ラインとの間に制御地圧 Vin,によりゲート制御されるドチャンネルトランジスタド,を接続し、V_{BBD} ラインとせんの V_{DDC}ラインとの間に側御電圧 Vin,によりゲート制御される P チャンネルトランジスタド,を接続したものである。休止モード期間は Vin,が低レベル電圧、 Vin,が高レベル電圧にあつて、トランジスタ P, がオン、トランジスタ P, がオフであり、 V_{DDC}=V_{DD} である。これに対して読み出しに際しては、 Vin,が高レベル電圧、 Vin,が高レベル電圧、 Vin,が高レベル電圧、 Vin,が高レベル電圧、 Vin,が高レベル電圧になつて、トランジスタ P, がオフ、トランジスタ P, がオンになり、 V_{DDC}=V_{BBD} となり、メモリセルの 2 電源 V_{DDC}, V_{SSC} の電位差が大きくなる。

(8)第8実施例

第16図に示すようにCPセルを持ち、第17図に示すような関係 (VDD>VDD/> VSS) の電源近圧を使用し、VSSC=VXEN=VSS, VXEP=VDD とし、VDD/ラインとセルの VDCラインとの間にPチャンネルトランシスタ P, を接続してそのケ

ト側倒されるNチヤンオルトランジスタN。を 接続し、VDD ラインとセルの VDDCラインとの間 に側御虹圧 Vin, によりゲート側御される Pチャ ンネルトランジスタ『aを接続し、VBEDラインと セルの Voocラインとの間に制御電圧 Vingにより ゲート削御されるPチャンネルトランジスタ P. を接続したものである。休止モード期間はVin。 とVin,とが冠レベル電圧、Vin,とVin,とが低レ ベル進圧にあつて、トランシスタ N.と P。 ガオ ン、トランシスタ N. と P. がオフであり、 Vasc =V88.VDDC=VDD である。これに対して脱み出し 化鉄しては、 Vin.と Vin.とが低レベル拡出、 Vin,とVin,とが高レベル返出になつて、トラン シスタ N,と P,がオフ、トランシスタ N,と P,が オンになり、V_{SSC}=V_{BBS}、V_{DDC}=V_{BBD} となり、メ モリセルの2 電線 Vooc .Vssc の電位差が大きくな

(10)第10実施例

第19回に示すように見どせんを持ち、第 21回に示したような関係の電磁電圧を使用し、 ートに前述したような Vin, を印加し、 V_{DD} ラインとセルの V_{DDC}ラインとの間にドチヤンネルトランジスタ P。 を接続してそのケートに前述したような Vin,を印加したものである。したがつて休止モード期間におけるセルの 2 電放の電位送 |V_{DD}-V_{SS}| に比べて 読み出しに際してのそれは |V_{DD}-V_{SS}| となり、相対的に大きくなる。

次に、メモリセルの銃み出しに際してメモリセルの2 電源とも切り換えてセルの2 電源の電位差を休止モード期間のそれよりも大きくし、もつて銃み出し速度を速くするようにした第 9 ~ 第 1 4 実施例を説明する。

(9) 第 9 米 加 例

第18図に示すようにRNセルを持ち、第 21図に示すような関係 (VBBD) VDD VSS VBBS) の電源電圧を使用し、 VXBN=VBBS とし、 VSS ラインとセルの VSSC ラインとの間に制御電圧 Vin. によりケート制御される Nチャンホルト ランシスタ N. を接続し、 VBBS ラインとセルの VSSC ラインとの間に制御電圧 Vin. によりケー

VXAP=VBBD としたものであり、上記編9実施例に比べて使用セルの極額およびセルのパックケート印加電圧が異なるだけであつて、第9実施例に単じた動作が行なわれる。

第20図に示すようにCMUS セル(第6図のCN セルあるいは第7図のCP セル)を持ち、第21図に示したような関係の電源電圧を使用し、VXIAN=VBBS・VXIBP=VBBD としたものであつて、前記第9契施例に比べて使用セルの種類およびセルのバンクゲート印加電圧が異なるだけであって、第9実施例に準じた動作が行なわれる。

(12) 第 12 実施例

第22図に示すようにRNセルを持ち、第25図に示すような関係 (VDD>VDD・>VSS'>VSS)の電源電圧を使用するものであり、第18図および第21図を登照して削述した第9英施例のVBBD.VDD.VSS.VBBS を各対応して第23図のVDD.VDD.VSS'.VSS に置き換えたものであつて、第9英施例に単した動作が行なわれる。

(13) 第 1 3 吴 短 例

第23凶に示すように N. P セルを持ち、第25 凶に示したような 関係の 電源 電圧を使用する ものであり、 第19凶および第21 図を 参照して 前述した 第10 実施例の 電源 電圧を 第23 図の 電源 電圧に 置き換えたものであつて、 第10 実施例に 単じた 動作が 行なわれる。

(14) 第 1 4 奖 施 例

第24図に示すようにCMUSセル(第6図のCNセルあるいは第7図のCPセル)を持ち、第25図に示したような関係の電源電圧を使用するものであり、第20図および第21図を診照して的巡した第11実施例の電源電圧を第23図の電源電圧に 厳き換えたものであつて、第11実施例に呼じた動作が行なわれる。

次に、射記部 5 ~ 第 1 4 実施例における制御 観圧 Vin, ~ Vin, の発生回路について説明する。

第26 図において、20は制御軍圧発生回路、 21 はカラムデコータ、22は H/W(配出/智込) 制御国路、N, およびN。 はヒット観選択用の N

がそれぞれ対応して第12図のVDD、VBBS、VDD. VBBS あるいは銀13図の VDD.Vss. VDD.Vssとな るように転換配線をし、Vo,=Vin, ,Voz=Ving と なるように配繳する。前配 LL/W 制御回路 2 2 は、 費き込み時および休止モード時に出力ノードC が此レベル電位となり、 $V_{oi} = V_{DD_i}$ (高レベル電 圧)、Voz=Vss.(低レベル電圧)となる。これ に対して、聞み出し時には出力ノードにがカラ ムデコーダ & 1 の出力 Vc と同じ 単位となり、カ ラム選択時に Vc が高レベル短位になると Vo1= VSS,、Voz=VDD, となる。したがつて、飲み出し 時には、カラム必択された一別のピット敬 BL、 BL に接続された全てのセルに供給される2世 旅電圧の電位差が大きくなり、それらのセルが 投航されたワート級WL のうち低位が高レベル 電圧となつた1本の選択ワード棚に接続された 1個の選択セルにおける一対の転送用トランジ スタがオンになり、この選択セルの大きな魅動 カでピット級BL、BL のいずれか一方が低級圧 側に引き込まれ、そのピツト級な圧がピツト選

チャンネルトランジスタ、SL およびSL はセンス級、N, およびN。はセンス級チャージ用のNチャンネルトランジスタ、23はセンスアンブであり、セルの電波級の設示は省略してあるが一対のピット級BL、BL に共通に接続される。上記制御進圧発生回路20は、Pチャンネルトランジスタ P。とNチャンネルトランジスタ P。とNチャンネルトランジスタ Pioと Nチャンネルトランジスタ Pioと Nチャンネルトランジスタ Pioと Nチャンネルトランジスタ Pioと Nチャンネルトランジスタ CI, とからなる CMOS インパータ CI,とが二段接続されてなり、ここで上配前段のインパータ CI, の出力を Vo, と扱わすものとする。

いま、第26図の回路において、セル電線接続関係が削記第5実施例(第12図)あるいは第6実施例(第13図)のものである場合、制御軍圧発生回路20の電源電圧 V_{IDD},、V_{SS},およびセンス線ブリチャーシ用トランシスタ N₇、N₈の電源電圧 V'_{IDO},およびバックゲート電圧 V'_{SS},

択用トランジスタ N. . N. を介して一対のセンス 緞 S.L . S.L に伝わり、さらにセンスアンフィョ により増幅され読み出し信号として出力される。

また、上配第26図において、セル低級接続 関係が弱9級船例(第18図)あるいは第12 契施例(第22図)のものである場合、第26 図の Vssi、Vppi、V′ssi、V′ppi がそれぞれ対応して第18図の Vsis、Vpp 、Vss、Vpp となるように 電源配 級をし、 Voi=Vin,=Vin,、Voi=Vin,=Vin。となる ように配線する。前配 k/W 制御 回路 2 2 は、 留き込み時および休止モード時に出力ノードで が低レベル塩圧となり、 Voi=Vppi、Voi=Vsilとなる。これに対して、既み出し時かつカラム選択 時には出力ノードでが高レベル 単圧となり、 Voi=Vssi、Vo2=Vppi となる。この 飲み出し時の 動作は上述した第5、第6実施例の 動作と何様 である。

さらに、前記第26図において、セル電源接続関係が訳11実施例(第20図)あるいは第

14 果施例(第24 図)のものであつて、それぞれ第6 図に示したような C N セルを用いる場合には、それぞれ対応して上述した第9 実施例あるいは第12 果施例における 電源系統および 制御電圧系統と同様に接続すればよい。

第27図においては、ピット選択用にピチャンネルトランジスタP:およびPo、センス観チャージ形にピチャンネルトランジスタP:および R/W 胸側回路 22' に低レベル論理型のものを用い、制御電圧発生回路 20の前段インバータ CI, の出力を Voo、後段インバータ CI, の出力を Voo、で表わし、各部の電球電圧を図示の知く VDD2、VSS2、V'DD2、VSS2、V'DD2、VSS2で表わすものとし、その他は第26図と同じである。

いま、第27回において、セル催放接既関係が第7次幅例(第15回)あるいは第8米幅例 (第16回)のものである始合、第27回の VDD2・VSS2、V'DD2、V'SS2 がそれそれ対応して第 15回の VSBD、VSS、VBBD、VSS あるいは第16回の

幅され銃み出し信号として出力される。

生た、上記銘27凶において、セル電線接続 関係が第10実施例(第19回)あるいは第 13実施例(第23回)のものである場合、第 27回のVss2.VDD2.V'ss2.V'DD2がそれぞれ対応 して第20回のVsBS、VBBD.Vss.VUDあるいは第 24回のVss.VDD.V'ss.V'DDとなるように電源型 級をし、Vos=Vins=Vins.Vo4=Vins=Vinsとなる ように配破すればよい。

さらに、前記解27図において、セル能飲関係が第11米施例(第20図)あるいは第14 実施例(第24図)のものであつて、それぞれ第7図に示したようなCPセルを用いる場合には、それぞれ対応して上述した第11実施例あるいは第12実施例における電源系統がよび制御電圧系統と同様に設続すればよい。

なお、上述した第26回、第27回における 脚御電圧発生回路20は、CMOS 回路構成のも のを示したが、エンハンスメント型トランシス タとデイブレツシヨン型トランシスタとからな

VDD.Vss.VDD.Vss となるように進政配線をし、 Von=Ving.Von=Vin2 となるように配銀する。前 記 K/W 制御回路 2 2 ′ は、 費き込み時および休 止モード時に出刀ノードCが高レベル電位とな り、 Vox=VSS2 (低レベル世圧) Vox=VDO2(高レ ペル亀圧)となる。これん対して、飲み出し時 には出力ノード C がカラムデコータ 21'の出力 Vc と何じ低位となり、カラム選択時には Vc が低レベルKなると Vos=VDIN2、Vo4=VSS2 となる。 したがつて、鋭み出し時には、カラム週訳され た一対のピット級BL,BL に接続された全ての セルに供給される2偏級な圧の電缸差が火きく なり、それらのセルが接続されたワード酸WL のうち能位が低レベル電圧となつた1本の選択 ワード観化接続された1個の選択セルにおける 一対の転送用トランジスタがオンとなり、その セルの大きな駆動力でピット級BL.BL のいず れか一方が陶電圧側に引き込まれ、そのピット 缺矩圧はトランシスタ Ps . Pe を介してセンス般 SL,SL に伝わり、センスアンプ23により増

る所謂E/D 回路構成のものでもよいことは勿論である。

また、削記各実施例において、メモリセル以外の周辺回路で用いられている世源 1位圧 VDD および Vss のほかにメモリセルで用いられる電源 電圧 VBBD・VBBS・V'DD・V'SS は、メモリ外部から供給してもよいが、以下に述べるような基板バイアス発生回路の出力を用いてもよい。

第28回において、インパータ I、~ I、はリングオレレータを構成しており、このオレレータの出力縮はインパータ I、およびコンテンサ C、を直列に介して VBBSノードに接続され、このノードはNチャンネルトランジスタにより構成(接地を介して VSS 電線(接地を位)に接地され、このタイオードル、に並列に平滑コンデンサ C、が接続されている。したがつて、オレレータの出力はインパータ I。により増幅され、この出力はコンデンサ C、かして VBBSノードにチャーシポンプを行ない、このノードでは VSS 塩圧より高い正返圧がダイ

オード Unic より Vss 電源へ放電し、 Vss 電圧より低い負電圧が平滑コンデンサビ、により平滑される。こうして、 VBBs ノードには、メモリセル以外の周辺回路の 2 電源 VDD、Vss の電圧範囲外にある VBBs 電磁電圧が供られる。

Pojのドレインから Vss と Vpp の中間側坡の地 E V'ss が行られる。

また、本発明は上記実施例のRAM以外に RUM(リードオンリーメモリ)にも適用できる。

(発明の効果)

4、図面の簡単な説明

第1回乃至第3回は本発明の原理を説明する

回路の2世次 VDD VSS の電圧範囲外にある VBBD 電鉄電圧が沿られる。

第30図において、「個のNチャンホルトランジスタ N_{11} ~ N_{1} iが値列接続され、各トランジスタ N_{11} ~ N_{1} iが値列接続され、各トランジスタ N_{11} 0パンクゲート 近比として V_{SS} 電圧が印加され、上記トランジスタ N_{11} 0パレインに V_{DD} 電源が接続されている。したがつて、各トランジスタ N_{11} ~ N_{11} iは5種質動作を行ない、各トランジスタ N_{11} ~ N_{11} 0パレイン電圧のソース電圧に対する閾値電圧降下のために、トランジスタ N_{11} 0ソースから V_{DD} と V_{SS} 0中間領域の電圧 V_{DD} が得られる。

能 3 1 図において、 j 個のドチャンネルトランシスタ Pri ~ Prj が 直列接続され、各トランシスタ Pri ~ Prj が 直列接続され、各トランシスタ Pri のパックケート 電圧として V DD 電圧が印加され、トランシスタ Pri のソースに V SS 観歌が接続されている。したがつて、各トランシスタ Pri ~ Prj のドレイン電圧のソース電圧に対する閾値電圧上昇のために、トランシスタ


ために示すもので、第1回はE/K型スタティッ クメモリセルと一対のピツト観とワード般を示す 四路図、第2図は第1図のメモリセルの駆動ト ランシスタの毎日対電旅特性を示す図、第3図 は銅1図のメモリセルの電線電圧 (-VB) 対ビツ ト級引き込み時間下の関係を示す図、第4図(1) (6)乃至第7四(4),(6)は本銘明の第1乃至第4英 難例を示すもので、それぞれ国図は簡略的に示 す四路図、(b)図は詳細な回路図、第8図乃至第 11図は上記第1乃至第4実施例における電源 低圧の大きさ関係を示す図、第12図は第5美 施例を示す回路図、第13図は第6実施例を示 す四路四、第14回は第13回の電放電圧関係 を示す図、第15図は第7実施例を示す回路図、 第16回は第8実施例を示す回路図、第17回 は第16回の電源電圧関係を示す四、第18回 乃至第20図はそれぞれ対応して第9乃至第 11 実施例を示す四路図、第21図は第18図 乃至第20回の電源電圧関係を示す四、第22 図乃至第24図はそれぞれ対応して第12万至


特開昭58-211391(10)

第14実施例を示す回路図、第25図は第22図乃至第24図の電線電圧関係を示す図、第26図およひ銀27図は第12図乃至第25図の各実施例における制御電圧の発生・供給系統を説明するために示す回路図、銀28図乃至第31図は第4図乃至第25図の各実施例におけるVm.Vss 以外の電線電圧の発生回路を示す回路図である。


T₃, T₄, T₅', T₄', … 転送用トランジスタ、BL, BL, … ビット線、WL, … ワード線、V_{DD}, V_{SS}, V_{BBD}, V_{BBS}, V_{DD}, V_{SS} … 車線電圧、 V_{XIIN}, V_{XBP} … パックゲート電線電圧、N₁, N₂, P₁, P₂ … 電線低超切換用トランジスタ、N₃, N₆, P₃, P₆ … ビット線選択用トランジスタ、 2 0 … 制御電圧発生・回路、2 1 … カラムデコータ。

出願人代題人 并建士 鈴 江 武 彦






特開昭58-211391(11)




-561 -


第 20 図




第 21 図




第 24 図




第 25 🖾




第 22 図




第 23 図




第 26 🕅



第 28 図





- (19) Japanese Patent Office (JP)
- (12) Patent Publication (A)
- (11) Japanese Patent Provisional Publication of a patent application No. Sho 58-211391
- (43) Publication: December 8, Showa 58 (1983)

(51) Int.Cl. 3 Identification Internal

G 11 C 11/34 Symbol Reference No.

H 01 L 27/10 6549-5B 6655-5F

> Number of invention(s) 1 Request for Examination: not requested (Total 13 pages)

(54) Semiconductor Storage Device

(21) Application No. Patent Application Sho 57-92890

(22) Filing date May 31 Showa 57 (1982)

(72) Inventor: Konishi Satoru

c/o Research and Development Center, Tokyo Shibaura Denki Kabushiki Kaisha,

1, Komukai-Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa-ken, Japan

(71) Applicant: Toshiba Corporation

72, Horikawa-cho, Saiwai-ku,

Kawasaki-shi, Kanagawa-ken, Japan

(74) Agent

Suzue Takehiko, Patent Attorney

And other 2 agents

SPECIFICATION

1. Title of Invention

Semiconductor Storage Device

2. What Is Claimed Is

- (1) A semiconductor storage device comprising: plural static memory cells arrayed in row direction and column direction, a pair of bit lines connected to each end of a pair of transfer MOS transistors in each of memory cells in the same column; a word line connected to each gate of the transfer MOS transistors in each of memory cells in the same row; and power supply switching means for switching one of two power supplies to be supplied to said memory cell to a third power supply upon reading of memory cell, thereby increasing a potential difference between the two power supplies of the memory cell in comparison with that during a memory pause mode period.
- (2) The semiconductor storage device according to claim 1, wherein said third power supply, different from the two power supplies used in peripheral circuits other than the memory cell, has a voltage out of a voltage range of the two power supplies.
- (3) The semiconductor storage device according to claim 1, wherein said third power supply is one of the two power supplies used in peripheral circuits other than the memory cell.
- (4) The semiconductor storage device according to claim 1, wherein said power supply switching means switches the other power supply of the two power supplies to be supplied to said memory cell to a fourth power supply.

- (5) The semiconductor storage device according to claim 4, wherein said fourth power supply, different from the two power supplies used in peripheral circuits other than the memory cell, has a voltage out of a voltage range of the two power supplies and on a side different from said third power supply.
- (6) The semiconductor storage device according to claim 4, wherein said fourth power supply, different from the two power supplies used in peripheral circuits other than the memory cell, has a voltage in an intermediate area of voltage range of the two power supplies.
- (7) The semiconductor storage device according to claim 1, wherein said third power supply is supplied as a back gate power supply to a semiconductor substrate or an impurity diffusion layer of inverse conductive type to the semiconductor substrate, provided in the semiconductor substrate.
- (8) The semiconductor storage device according to claim 4, wherein said fourth power supply is supplied as a back gate power supply.
- (9) The semiconductor storage device according to claim 1, wherein said third power supply is generated by a voltage generation circuit that operates the two power supplies supplied from the outside the memory or used in peripheral circuits other than said memory cell.

- (10) The semiconductor storage device according to claim 4, wherein said fourth power supply is generated by a voltage generation circuit that operates the two power supplies supplied from the outside the memory or used in peripheral circuits other than said memory cell.
- (11) The semiconductor storage device according to claim 1, wherein said static memory cell is an E/R type memory cell, and wherein all the enhancement type transistors used in the cell are of N-channel or P-channel type.
- (12) The semiconductor storage device according to claim 1, wherein said static memory cell is a CMOS memory cell.
- (13) The semiconductor storage device according to claim 1, wherein a control voltage to switching control said power supply switching means is generated based on a column decoder output applied to a gate of a bit-line selection transistor connected to said pair of bit lines.
- 3. Detailed Description of the Invention [Technical Field of the Invention]

The present invention relates to a static type semiconductor storage device applied to an integrated circuit memory, a memory of 1-chip microcomputer and the like.

[Technical Background of the Invention and Its Problem]

As memories are highly integrated and have large capacity, memory cells connected to bit lines become fine

and their driving performance becomes lower. On the other hand, the number of memory cells connected to one bit line increases, and the capacity of the bit line increases. Accordingly, upon reading, time required for driving a pair of bit lines and obtaining a read-enable potential difference therebetween by one memory cell increases, and the reading time is prolonged. Further, for the sake of reduction of electric consumption, a power supply voltage of the memory must be reduced. In this case, the driving performance of the memory cell is further lowered, and the reading time is further prolonged. On the other hand, (a) to reduce electric capacity of bit line as load, the drain area of transfer transistor of the memory cell connected to the bit line is reduced as much as possible so as to reduce diffusion capacity, or on the contrary, (b) to increase the driving performance of the cell, the gate width of the transistor of the cell is increased. However, in the method (a), as the minimum drain area of the transfer transistor cannot be equal to or smaller than a contact surface between the drain and the bit line formed with a metal wire layer, the diffusion capacity of the bit line cannot be reduced so much. However, as the transistor becomes fine, the punch through withstand voltage becomes lower, and accordingly, the concentration of the substrate must be increased. This increases the diffusion capacity of the drain of the

transfer transistor, and increases the diffusion capacity of the bit line. On the other hand, in the method of (b), as the increase in the gate width of the transistor increases the cell size, the increase can be made only when the area of the cell pattern have some allowance. However, if the cell area has no allowance, the gate width of the transistor is increased at most 10%. The increase cannot be easily realized in any cell pattern.

[Purpose of the Invention]

The present invention has been made in view of the above situation, and provides a semiconductor storage device in which reading time can be easily and effectively reduced in comparison with the conventional method of reducing the electric capacity of bit line and the method of increasing the gate width of the transistor of memory cell, having physical difficulties.

[Summary of the Invention]

That is, the semiconductor storage device of the present invention comprises power supply switching means for switching one of two power supplies to be supplied to a static memory cell to a third power supply upon memory cell reading, thereby increasing a potential difference between the two power supplies of the memory in comparison with that in a memory pause mode period.

Accordingly, upon reading, i.e., during a read mode period or the entire or part of read cycle, the potential difference between the two power supplies is larger than that in the pause mode period, the bit line driving performance of the memory cell increases, and high-speed reading can be made.

[Working Example of the Invention]

Hereinbelow, a working example of the present invention will be described in detail with reference to the drawings. First, the principles of the present invention will be described. Fig. 1 shows connection between a so-called E/R type memory cell using resistor element loads and enhancement type drive transistors, a pair of bit lines BL, BL, and a word line WL, as an example of the static memory cell. Note that in this example, the drive transistor and the transfer transistor of the memory cell are N-channel MOS transistors. The memory cells are arrayed in row direction and column direction. A pair of bit lines BL, BL is connected to the memory cells in the same column of the memory cell, and one word line WL is connected to the memory cells in the same row. In the memory cell, each terminal of resistor devices R_1 , R_2 are connected to a first power supply V_{DD} on the high potential side, an enhancement type N-channel MOS transistor (drive transistor) T_1 is connected between the other terminal (node H) of the resistor device

 R_1 and a second power supply (- V_B) on the low potential side, and an enhancement type N-channel MOS transistor (drive transistor) T_2 is connected between the other terminal (node L) of the resistor device R_2 and the second power supply (- V_B). The gate of the transistor T_2 is connected to the node H, and the gate of the transistor T_1 is connected to the node L. Further, an enhancement type N-channel MOS transistor (transfer transistor) T_3 is connected between the node H and the bit line BL, and an enhancement type N-channel MOS transistor (transfer transistor) T_4 is connected between the node L and the bit line \overline{BL} . The gates of these transfer transistors T_3 , T_4 are connected to the word line WL. Further, the - V_B power supply is applied as a back gate voltage of the respective transistors T_1 to T_4 .

In the memory cell, assuming that the transistor T_1 is off, the transistor T_2 , on, the node H, at a high level potential V_H , and the node L, at a low level potential V_L , the potential V_H is the V_{DD} voltage, and the potential V_L is closer to the $-V_B$ voltage at this time. Characteristics of voltage V versus current I between the source and the drain of the drive transistor T_2 connected to the bit line \overline{BL} at the low level potential V_L are as shown in Fig. 2. Note that V_T denotes a threshold voltage of the drive transistor T_2 , and the substrate bias dependence of the threshold voltage is ignored for the sake of simplification of explanation.

The difference in the respective characteristics in $-V_B=O_V$, $-V_B=-V_{B1}$ or $-V_{B2}$ is the difference in source potential of the drive transistor T_2 , and therefore, even though the gate potential V_H is constant, the gate potential to the source potential differs, and the current driving performance of the drive transistor T_2 greatly differs in accordance with the value of $-V_B$. As the low level potential V_L is far less than V_H-V_T , the drive transistor T_2 performs triode operation. The difference in the V-I characteristics of the drive transistor T_2 due to the difference in the $-V_B$ potential is the difference in raise of the voltage V_L between the source and drain around V_L . It is understood that as the $-V_B$ potential becomes negative potential from V_L , the pull-in driving performance to the bit line V_L increases.

Fig. 3 shows pull-in time T from the precharge level of the bit line \overline{BL} with respect to the $-V_B$ potential to the low level potential side in the memory cell in Fig. 1. As $-V_B$ becomes higher negative voltage, the pull-in driving performance of the cell increases, thereby the bit line pull-in time T decreases. Note that in a CMOS memory cell where a load transistor and a drive transistor are of mutually inverse conductive types, the relation as shown in Fig. 3 is established.

Accordingly, the present invention performs highspeed reading by increasing the potential difference between one power supply V_{DD} and the other power supply $(\, \cdot V_B)$ of the cell in comparison with the pause mode period of the memory.

Hereinbelow, particular examples where the present invention is applied to various types of static memory cells will be described.

First, the nomenclature of memory cells will be described. Among the E/R type cells, an N-channel cell will be referred to as an RN cell, and a P-channel type cell, a RP cell. Among the CMOS type cells, an N-channel transistor will be referred to as a CN cell, and a P-channel transistor, a CP cell.

Fig. 4(a) schematically shows an application of the invention to the RN cell, and the details are as shown in Fig. 4(b). Note that the high potential side voltage of the cell is represented as V_{DDC} , the low potential side voltage, V_{SSC} , the back gate voltage of the tranistors T_1 to T_4 , V_{XBN} , the word line, WL, and the pair of bit lines, BL, \overline{BL} .

Fig. 5(a) schematically shows an application of the invention to the RP cell, and the details are as shown in Fig. 5(b). Note that numerals T_1 ' To T_4 ' denote P-channel MOS transistors; and R_1 and R_2 , resistor devices. The back gate voltage of the cell is represented as V_{XBP} . The other elements have the same representation as those in Fig. 4.

invention to the CN cell, and the details are as shown in

Fig. 7(a) schematically shows an application of the invention to the CP cell, and the details are as shown in Fig. 7(b).

Note that in Figs. 6 and 7, numerals \textbf{T}_{5} to \textbf{T}_{8} denote N-channel MOS transistors; $\textbf{T}_{\text{5}}\,^{\text{\prime}}$ to $\textbf{T}_{\text{8}}\,^{\text{\prime}}\text{, P-channel MOS}$ transistors; V_{DDC} , the high potential side power supply; V_{ssc} , the low potential side power supply; V_{XBN} and $V_{\text{XBP}},$ respectively back gate power supplies of N-channel transistor and P-channel transistors, supplied to a semiconductor substrate and an impurity diffusion layer of inverse conductive type to the semiconductor substrate, provided in the semiconductor substrate.

Figs. 8 to 11 show the relation among power supply voltages selectively applied to the memory cells in Figs. 4 to 7. Numerals V_{DD} and V_{SS} denote voltages ($V_{\text{DD}}{>}V_{\text{SS}})$ of two power supplies used in peripheral circuits other than the memory cell; V_{BBS} and V_{BBD} , voltages of third power supplies respectively out of the range of the two power supplies, i.e., $V_{BBS} \langle V_{SS}, V_{BBD} \rangle V_{DD}$ holds; V_{DD} and V_{SS} , of fourth power supplies, and $V_{SS} < V_{DD} < V_{DD}$, $V_{SS} < V_{SS} < V_{DD}$ hold. In this case, potential differences $|\,V_{\text{DD}^+} - V_{\text{BBS}}\,|\,,\,\,|\,V_{\text{BBD}} - V_{\text{SS}^+}\,|\,$ between the third and fourth power supplies are set to be higher than

the potential difference between the two power supplies of the memory cell during the pause mode period of the memory, $|V_{DD}\text{-}V_{SS}|\,.$

(1) First Working Example

The memory cell as shown in Fig. 4 or 6 is used. As the power supply voltage of the memory cell, the power supply with the voltage relation as shown in Fig. 8 is prepared. Upon reading, $V_{DDC}=V_{DD}$, $V_{SSC}=V_{XBN}=V_{BBS}$ hold, and further, in Fig. 6, $V_{XBP}\geq V_{DDC}$ holds.

(2) Second Working Example

The memory cell as shown in Fig. 5 or 7 is used. As the power supply voltage of the cell, the power supply with the voltage relation as shown in Fig. 9 is prepared. Upon reading, $V_{DDC}=V_{XBP}=V_{BBD}$, $V_{SSC}=V_{SS}$ hold, and further, in Fig. 7, $V_{XBN}\leq V_{SSC}$ holds.

According to the above-described first and second working examples, upon reading, at least one of the high potential side power supply voltage V_{DDC} and the low potential side power supply voltage V_{SSC} is the voltage V_{BBS} or V_{BBD} of the third power supply out of the voltage range $(V_{DD}$ to $V_{SS})$ of the two drive power supplies used in peripheral circuits other than the memory cell, and the potential differences between the two power supplies of the memory cell $|V_{DD}-V_{BS}|$, $|V_{BBD}-V_{SS}|$ are greater than the potential difference between the two power supplies of the

memory cell during the pause mode period $|V_{DD}-V_{SS}|$. Accordingly, the pull-in driving performance of the cell to the bit line in the V_{SS} power supply voltage direction or V_{DD} power supply voltage direction increases. As described in Fig. 3, the bit line pull-in time is reduced, and the reading time is reduced 5 to 20% in comparison with the conventional art.

(3) Third Working Example

The memory cell as shown in Fig. 4 or 6 is used. As the power supply voltage of the memory cell, four power supplies with the voltage relation as shown in Fig. 10 are prepared. Upon reading, $V_{DDC}=V_{DD}$, $V_{SSC}=V_{XBN}=V_{BBS}$ hold, and further, in Fig. 6, $V_{XBP}\geq V_{DDS}$ holds.

(4) Fourth Working Example

The memory cell as shown in Fig. 5 or 7 is used. As the power supply voltage of the memory cell, four power supplies with the voltage relation as shown in Fig. 11 are prepared. Upon reading, $V_{DDC}=V_{XBP}=V_{BBD}$, $V_{SSC}=V_{SS}$ hold, and further, in Fig. 7, $V_{XBN}\geq V_{SSS}$ holds.

According to the above-described third and fourth working examples, upon reading, the third power supply V_{BBS} or V_{BBD} , and the fourth power supply $V_{DD'}$ or $V_{SS'}$, used in the peripheral circuits other than the memory cell, different from the driving two power supplies V_{DD} , V_{SS} , are used as the two power supplies of the memory cell, and the potential

difference between the third and fourth power supplies is greater than that between the two power supplies of the memory cell during the pause mode period. Accordingly, the pull-in driving performance of the cell to the bit line increases, and as described in Fig. 3, the bit line pull-in time T is reduced, and the reading time is reduced 5 to 20% in comparison with the conventional art.

Note that in the first and third working examples, $V_{XBN}=V_{BBS}$ holds, however, it may be arranged such that a power supply with a voltage lower than V_{BBS} is provided and the voltage of the power supply is used as V_{XBN} . Further, in the second and fourth working examples, $V_{XBP}=V_{BBD}$ holds, however, it may be arranged such that a power supply with a voltage higher than V_{BBD} is provided and the voltage of the power supply is used as V_{XBP} .

Next, description will be made about fifth to eighth working example where power supply switching means for switching one of the power supplies of the memory cell upon memory cell reading so as to increase the potential difference between the two power supplies of the memory cell to be greater than that during the pause mode period is used, thereby the reading speed is increased.

(5) Fifth Working Example

The RN cell is used as shown in Fig. 12, and the power supply voltage with the relation as shown in Fig. 8

 $(V_{DD} > V_{SS} > V_{BBS})$ is used. $V_{DDC} = V_{DD}$, $V_{XBN} = V_{BBS}$ hold. An N-channel MOS transistor N_1 , gate-controlled by a control voltage Vin_1 , is connected between the V_{SS} line and the V_{SSC} line of the cell, and an N-channel MOS transistor N_2 , gate-controlled by a control voltage Vin_2 , is connected between the V_{BS} line and the V_{SSC} line of the cell. During the pause mode period, the voltage Vin_1 is a high level voltage while the voltage Vin_2 is a low level voltage, the transistor N_1 is on while the transistor N_2 is off, and $V_{SSC} = V_{SS}$ holds. On the other hand, upon reading, the voltage Vin_1 is a low level voltage while the voltage Vin_2 is a high level voltage, the transistor V_1 is off while the transistor V_2 is on, and $V_{SSC} = V_{BBS}$ holds. At this time, the potential difference between the two power supplies V_{DDC} and V_{SSC} of the memory cell increases.

(6) Sixth Working Example

The CN cell is used as shown in Fig. 13, and the power supply voltage with the relation as shown in Fig. 14 $(V_{DD} > V_{SS'} > V_{SS})$ is used. $V_{DDC} = V_{XBP} = V_{DD}$, $V_{XBN} = V_{SS}$ hold. The N-channel transistor N_1 is connected between the $V_{SS'}$ line and the V_{SSC} line of the cell and the above-described V_{II} is applied to its gate, and the N-channel transistor N_2 is connected between the V_{SS} line and the V_{SSC} line of the cell and the above-described V_{II} is applied to its gate. Accordingly, in comparison with the potential difference

($|V_{DD}-V_{SS}|$) between the two power supplies of the cell during the pause mode period, it becomes V_{DD} to V_{SS} upon reading, thus becomes relatively large.

(7) Seventh Working Example

The RP cell is used as shown in Fig. 15, and the power supply voltage with the relation as shown in Fig. 9 $(V_{BBD}>V_{DD}>V_{SS})$ is used. $V_{SSC}=V_{SS}$, $V_{XBP}=V_{BBD}$ hold. A P-channel transistor P_1 , gate-controlled by a control voltage $\overline{\text{Vin}_1}$, is connected between the V_{DD} line and the V_{BBD} line, and \boldsymbol{a} P-channel transistor P_2 , gate-controlled by a control voltage $\overline{\text{Vin}_2}$, is connected between the V_{BBD} line and the $V_{ exttt{DDC}}$ line of the cell. During the pause mode period, the voltage $\overline{\mathrm{Vin}_{\scriptscriptstyle 1}}$ is a low level voltage while the voltage $\overline{\mathrm{Vin}_{\scriptscriptstyle 2}}$ is a high level voltage, the transistor P_1 is on while the transistor P_2 is off, and $V_{\text{DDC}} \! = \! V_{\text{DD}}$ holds. On the other hand, upon reading, the voltage $\overline{ extstyle { t Vin}_1}$ is a high level voltage while the voltage $\overline{\text{Vin}_2}$ is a low level voltage, the transistor P_1 is off while the transistor P_2 is on, and $V_{\text{DDC}}\text{=}V_{\text{BBD}}$ holds. At this time, the potential difference between the two power supplies V_{DDC} , V_{SSC} of the memory cell increases.

(8) Eighth Working Example

The CP cell is used as shown in Fig. 16, and the power supply voltage with the relation as shown in Fig. 17 $(V_{DD} > V_{DD'} > V_{SS}) \ \ \text{is used}. \quad V_{SSC} = V_{XBN} = V_{SS}, \ V_{XBP} = V_{DD} \ \ \text{hold}. \quad \text{The P-channel transistor P}_1 \ \ \text{is connected between the V}_{DD'} \ \ \text{line and}$

the V_{DDC} line of the cell and the above-described \overline{Vin}_1 is applied to its gate, and The P-channel transistor P_2 is connected between the V_{DD} line and the V_{DDC} line of the cell and the above-described \overline{Vin}_2 is applied to its gate. Accordingly, in comparison with the potential difference between the two power supplies of the cell during the pause mode, $|V_{DD} \cdot V_{SS}|$, that is $|V_{DD} \cdot V_{SS}|$ upon reading, which is relatively large.

Next, description will be made on ninth to fourteenth working examples where both of the two power supplies of the memory cell upon memory cell reading are switched so as to increasing the potential difference between the two power supplies of the cell to be grater than that during the pause mode period, thereby the reading speed is increased.

(9) Ninth Working Example

The RN cell is used as shown in Fig. 18, and the power supply voltage with the relation as shown in Fig. 21 $(V_{BBD} > V_{DD} > V_{SS} > V_{BBS})$ is used. $V_{XBN} = V_{BBS}$ holds. An N-channel transistor N₃, gate-controlled by a control voltage Vin₃, is connected between the V_{SS} line and the V_{SSC} line of the cell, an N-channel transistor N₄, gate-controlled by a control voltage Vin₄, is connected between the V_{BBS} line and the V_{SSC} line of the cell, an P-channel transistor P₃, gate-controlled by a control voltage $\overline{Vin_3}$, is connected between the V_{DD} line and the V_{DDC} line of the cell, and a

P-channel transistor P_4 , gate-controlled by a control voltage $\overline{Vin_4}$, is connected between the V_{BDD} line and the V_{DDC} line of the cell. During the pause mode period, the voltages Vin_3 and $\overline{Vin_4}$ are high level voltages while the voltages $\overline{Vin_3}$ and Vin_4 are low level voltages, the transistors N_3 and P_3 are on while the transistors N_4 and P_4 are off, and $V_{SSC}=V_{SS}$, $V_{DDC}=V_{DD}$ hold. On the other hand, upon reading, the voltages Vin_3 and $\overline{Vin_4}$ are low level voltages while the voltages $\overline{Vin_3}$ and Vin_4 are high level voltages, the transistors N_3 and P_3 are off while the transistors N_4 and P_4 are on, and $V_{SSC}=V_{BBS}$, $V_{DDC}=V_{BBD}$ hold. The potential difference between the two power supplies V_{DDC} , V_{SSC} of the memory cell increases.

(10) Tenth Working Example

The RP cell is used as shown in Fig. 19, and the power supply voltage with the relation as shown in Fig. 21 is used. $V_{XBP}=V_{BBD}$ holds. In comparison with the ninth working example, merely the type of the cell and the back gate application voltage of the cell are different, and an operation corresponding to that of the ninth working example is performed.

(11) Eveleth Working Example

The CMOS cell (the CN cell in Fig. 6 or the CP cell in Fig. 7) is used as shown in Fig. 20, and the power supply voltage with the relation as shown in Fig. 21 is used. $V_{XBN}=V_{BBS},\ V_{XBP}=V_{BBD}\ hold.$ In comparison with the ninth working

example, merely the type of the cell and the back gate application voltage of the cell are different, and an operation corresponding to that of the ninth working example is performed.

(12) Twelfth Working Example

The RN cell is used as shown in Fig. 22, and the power supply voltage with the relation as shown in Fig. 25 $(V_{DD} > V_{DD}, V_{SS}, V_{SS})$ is used. As the above V_{BBD} , V_{DD} , V_{SS} , V_{BBS} in the ninth working example described in Fig. 18 to 21 are replaced with V_{DD} , V_{DD} , V_{SS} , V_{SS} in Fig. 23, and an operation corresponding to that of the ninth working example is performed.

(13) Thirteenth Working Example

The RP cell is used as shown in Fig. 23, and the power supply voltage with the relation as shown in Fig. 25 is used. As the above power supply voltages in the tenth working example described in Figs. 19 and 21 are replaced with those in Fig. 23, and an operation corresponding to that of the tenth working example is performed.

(14) Fourteenth Working Example

The CMOS cell (the CN cell in Fig. 6 or the CP cell in Fig. 7) is used as shown in Fig. 24, and the power supply voltage with the relation as shown in Fig. 25 is used. As the above power supply voltages in the eleventh working example described in Figs. 20 and 21 are replaced with those

in Fig. 23, and an operation corresponding to that of the eleventh working example is performed.

Next, a generation circuit of the control voltages $\overline{\text{Vin}_1} \text{ to } \overline{\overline{\text{Vin}_4}} \text{ in the fifth to fourteenth working examples will}$ be described.

In Fig. 26, numeral 20 denotes a control voltage generation circuit; 21, a column decoder; 22, an R/W (read/write) control circuit; N_5 and N_6 , N-channel transistors for bit line selection; SL and \overline{SL} , sense lines; N_7 and N_8 , N-channel transistors for charging the sense lines; and 23, a sense amplifier. Although the display of the power supply lines of the cell is omitted, a cell connected to the pair of bit lines BL, \overline{BL} is connected to the same power supply line. The control voltage generation circuit 20 has a CMOS inverter CI_1 including a P-channel transistor P_9 and an N-channel transistor N_9 , and a CMOS inverter CI_2 including a P-channel transistor P_{10} and an N-channel transistor N_{10} , connected in two stages. Note that an output from the first stage inverter CI_1 is represented as Vo_1 , that from the second stage inverter CI_2 , Vo_2 .

In the circuit of Fig. 26, in a case where the connection among the cell power supplies is as described in the fifth working example (Fig. 12) of the sixth working example (Fig. 13), power supply wiring is made such that power supply voltages V_{DD_1} , V_{SS_1} of the control voltage

generation circuit 20 and power supply voltages $V'DD_1$ and back gate voltage V'ss₁ of the sense-line precharge transistors $N_7,\ N_8$ become $V_{DD},\ V_{BBS},\ V_{DD},\ V_{BBS}$ in Fig. 12 or $V_{DD},$ $V_{\text{SS}},~V_{\text{DD}},~V_{\text{SS}}$ in Fig. 13, and $V_{01}\text{=}V_{\text{i}n_1},~V_{02}\text{=}V_{\text{i}n_2}$ hold. In the R/W control circuit 22, upon writing and in the pause mode, an output node C is at a low level potential, and $V_{01}=V_{DD_1}$ (high level voltage), V_{02} =Vss₁ (low level voltage) hold. On the other hand, upon reading, the output node C is at the same potential as that of an output Vc of the column decoder 21, and when Vc is at a high level potential upon column selection, $V_{01}=Vss_1$, $V_{02}=Vpp_1$ hold. Accordingly, upon reading, the potential difference between the 2 power supply voltages supplied to all the cells connected to the column-selected pair of bit lines BL, BL increases, and a pair of transfer transistors are on in one selected cell connected to one selected word line, which is at a high level voltage, among the word lines WL connected to the cells. One of the bit lines BL, BL is pulled in to the low voltage side by the large driving force of the selected cell, then the bit line voltage is transmitted to the pair of sense lines SL, SL, via the bit line selection transistors $N_{\text{5}},\ N_{\text{6}},\ \text{and}$ further, it is amplified by the sense amplifier 23 and outputted as a read signal.

Further, in Fig. 26, in a case where the connection relation among the cell power supplies is that of the ninth

working example (Fig. 18) or the twelfth working example (Fig. 22), the power supply wiring is made such that V_{SS1} , V_{DD1} , V'_{SS1} , V'_{DD1} In Fig. 26 become V_{BBS} , V_{BBD} , V_{BBS} , V_{BBD} in Fig. 18 or V_{SS} , V_{DD} , V_{SS} , V_{DD} in Fig. 22, and $V_{01} = \overline{Vin_4} = Vin_3$, $V_{02} = Vin_4 = \overline{Vin_5}$ hold. In the R/W control circuit 22, upon writing or in the pause mode, the output node C is at a low level voltage, and $V_{01} = V_{DD1}$, $V_{02} = V_{SS1}$ hold. On the other hand, upon reading and column selection, the output node C is at a high level voltage, and $V_{01} = V_{SS1}$, $V_{02} = V_{DD1}$ hold. The operation upon reading is the same as that in the abovedescribed fifth and sixth working examples.

Further, in Fig. 26, in a case where the connection relation among the cell power supplies is that of the eleventh working example (Fig. 20) or the fourteenth working example (Fig. 24) and the CN cell as shown in Fig. 6 is used, the connection may be made similar to the power supply system and the control voltage system in the above-described ninth working example or the twelfth working example.

In Fig. 27, the P-channel transistors P_5 and P_6 are used for bit selection, and P-channel transistors P_7 and P_8 , for sense line charging. Low-level logic type column decoder 21' and R/W control circuit 22' are used. An output from the first stage inverter CI_1 of the control voltage generation circuit 20 is represented as V_{03} , and that from the second stage inverter C_{12} is represented as V_{04} . As shown

in the figure, the power supply voltages of the respective elements are represented as $V_{DD2},\ V_{SS2},\ V'_{DD2},\ V'_{SS2},$ and the other elements are the same as those in Fig. 26.

In Fig. 27, in a case where the relation of connection among the cell power supplies is that of the seventh working example (Fig. 15) or the eighth working example (Fig. 16), the power supply wiring is made such that $V_{\text{DD2}},\ V_{\text{SS2}},\ V^{\,\prime}_{\,\text{DD2}},$ $V\,'_{\,SS2}$ in Fig. 27 become $V_{BBD},~V_{SS},~V_{BBD},~V_{SS}$ in Fig. 15 or $V_{DD},$ V_{SS} , V_{DD} , V_{SS} in Fig. 16, and $V_{03} = \overline{Vin1}$, $V_{04} = \overline{Vin2}$ hold. In the R/W control circuit 22', the output node C is at a high level potential upon writing and in the pause mode, and $V_{\rm 03}\text{=}V_{\rm SS2}$ (low level voltage), $V_{04} = V_{DD2}$ (high level voltage) hold. On the other hand, upon reading, the output node C is at the same potential as the output Vc from the column decoder 21', and upon column selection, as the Vc is at the low level, $V_{03} = V_{DD2}$, $V_{04} = V_{SS2}$ hold. Accordingly, upon reading, the potential difference between the two power supplies supplied to all the cells connected to the column-selected pair of bit lines BL, $\overline{\mbox{BL}}$ increases, the pair of transfer transistors become on in one selected cell connected to one selected word line whose potential is at a low level voltage, among the word lines WL connected to these cells, one of the bit lines BL, $\overline{\mathrm{BL}}$ is pulled-in to the high voltage side by a large driving force of the cell, the bit line voltage is transmitted via the transistors P_5 , P_6 to the sense lines

 $\overline{\text{SL}}$, $\overline{\text{SL}}$, amplified by the sense amplifier 23 and outputted as a read signal.

Further, in Fig. 27, in a case where the connection relation among the cell power supplies is that of the tenth working example (Fig. 19) or the thirteenth working example (Fig. 23), the power supply wiring is made such that V_{SS2} , V_{DD2} , V'_{SS2} , V'_{DD2} in Fig. 27 become V_{BBS} , V_{BBD} , V_{SS} , V_{DD} in Fig. 20 or V_{SS} , V_{DD} , V'_{SS} , V'_{DD} in Fig. 24, and $V_{03} = \overline{Vin_3} = Vin_4$, $V_{04} = \overline{Vin_4} = Vin_3$.

Further, in Fig. 27, in a case where the connection relation among cell power supplies is that of the eleventh working example (Fig. 20) or the fourteenth working example (Fig. 24) and the CP cell as shown in Fig. 7 is used, the connection may be made similar to the power supply system and the control voltage system in the above-described eleventh working example or the twelfth working example.

Note that the control voltage generation circuit 20 in above-described Figs. 26 and 27 has a CMOS circuit construction, however, it may have a so-called E/D circuit construction including an enhancement type transistors and depletion type transistors.

Further, in the respective working examples, the power supply voltages V_{BBD} , V_{BBS} , V'_{DD} , V'_{SS} used in the memory cell, in addition to the power supply voltages V_{DD} and V_{SS} used in the peripheral circuits other than the memory cell,

may be supplied from the outside the memory, however, an output from a substrate bias generation circuit as described below may be used.

In Fig. 28, inverters I_1 to I_3 construct a ring oscillator, and an output terminal of the oscillator is connected to the $V_{\mbox{\scriptsize BBS}}$ node serially via an inverter I $_{\mbox{\scriptsize 4}}$ and a capacitor C_1 . The node is grounded to the V_{SS} power supply (ground potential) via a diode D_1 constructed with an Nchannel transistor in a forward direction, and a smoothing capacitor C_2 is connected to the diode D_1 . Accordingly, an output from the oscillator is amplified by the inverter I_4 , and the output causes charge pumping on the $V_{\mathtt{BBS}}$ node. the node, $% \left(1\right) =\left(1\right) \left(1\right) \left$ is discharged from a diode D'_1 to the $V_{\rm SS}$ power supply, and a negative voltage lower than the V_{SS} voltage is smoothed by the smoothing capacitor $C_2\,.\,\,$ Thus, in the V_{BBS} node, the $V_{\mbox{\scriptsize BBS}}$ power supply voltage out of the voltage range of the two power supplies $V_{\text{DD}},\ V_{\text{SS}}$ in the peripheral circuits other than the memory cell is obtained.

In Fig. 29, inverters I_1 ' to I_3 ' construct a ring oscillator, and an output terminal of the oscillator is connected to the V_{BBD} node serially via an inverter I_4 ' and the capacitor C_1 . The node is connected to the V_{DD} power supply via a diode D_2 constructed with a P-channel transistor in an inverse direction, and the smoothing

capacitor C_2 is connected in parallel to the diode D_2 . Accordingly, an output from the oscillator is amplified by the inverter I'_4 , and the output causes charge pumping on the V_{BBD} node via the capacitor C_1 . In the node, a voltage lower than the V_{DD} voltage is charged from the V_{DD} power supply via the diode D_2 , and a voltage higher than the V_{DD} voltage is smoothed by the smoothing capacitor C_2 . Thus, in the V_{BBD} node, the V_{BBD} power supply voltage out of the voltage range of the two power supplies V_{DD} , V_{SS} of the peripheral circuits other than the memory cell is obtained.

In Fig. 30, i N-channel transistors N_{11} to N_{1} i are serially connected, and the V_{SS} voltage as a back gate voltage of the respective transistors N_{11} to N_{1} i is applied, and the V_{DD} power supply is connected to the drain of the transistor N_{11} . Accordingly, the respective transistors N_{11} to N_{1} i perform pentode operation, and due to threshold voltage drop of the drain voltage of the respective transistors N_{11} to N_{1} i with respect to the source voltage, the voltage V'_{DD} in an intermediate area between the V_{DD} and V_{SS} is obtained from the source of the transistor N_{1} i.

In Fig. 31, j P-channel transistors P_{11} to P_1 j are serially connected, and the V_{DD} voltage as a back gate voltage for the respective transistors P_{11} to P_1 j is applied, and the V_{SS} power supply is connected to the drain of the P_{11} . Accordingly, the respective transistors P_{11} to P_1 j

of the drain voltage of the respective transistors P_{11} to Pj with respect to the source voltage, the voltage $\mathbf{V'}_{\text{ss}}$ in an intermediate area between the V_{DD} and V_{SS} is obtained from

Further, the present invention is applicable to a ROM (Read Only Memory) other than the RAM in the embodiments. [Effect of the Invention]

As described above, according to the semiconductor storage device of the present invention, upon reading, the potential difference between the two power supplies supplied to the static memory cell is increased in comparison with that during the pause mode period, accordingly, the reading time can be easily and effectively reduced without the problem in the conventional method of reducing the electric capacity of bit line and the method of increasing the gate width of the transistor of the cell. That is, as a result of implementation of the present invention, upon reading, the reduction of reading time by 5 to 20% is realized in comparison with the conventional memory where the potential difference between the two power supplies of the memory cell is not changed.

4. Brief Description of the Drawings

Figs. 1 to 3 explain the principles of the present invention. Fig. 1 is a circuit digram showing the E/R type

static memory cell, the pair of bit lines and the word line; Fig. 2, a digram showing the voltage versus current characteristics in the drive transistor of the memory cell; and Fig. 3, a diagram showing the relation between the power supply voltage $(-V_B)$ of the memory cell in Fig. 1 and bit line pull-in time T. Figs. 4(a)(b) to 7(a), (b) show the first to fourth working examples of the present invention. (a) are schematical circuit diagrams; and (b), detailed circuit diagrams. Figs. 8 to 11 show the relation pf the power supply voltages in the first to fourth working examples. Fig. 12 is a circuit diagram showing the fifth working example; Fig. 13, a circuit diagram showing the sixth working example; Fig. 14, a diagram showing the power supply voltage relation in Fig. 13; Fig. 15, a circuit diagram showing the seventh working example; Fig. 16, a circuit diagram showing the eighth working example; Fig. 17, a diagram showing the power supply voltage relation in Fig. 16; Figs. 18 to 20, circuit diagrams showing the ninth to eleventh working examples; Fig. 21, a diagram showing the power supply voltage relation in Figs. 18 to 20; Figs. 22 to 24, circuit diagrams showing the twelfth to fourteenth working examples; Fig. 25, a diagram showing the power supply voltage relation in Figs. 22 to 24; Figs. 26 and 27, circuit diagrams explaining the control voltage generation and supply systems in the respective working examples in

Figs. 12 to 25; and Figs. 28 to 31, circuit diagrams showing generation circuits of power supply voltages other than V_{DD} , V_{SS} in the respective working examples in Figs. 4 to 25.

 T_3 , T_4 , T_3 ', T_4 ' ... Transfer transistor, BL, BL ... bit line, WL ... word line, V_{DD} , V_{SS} , V_{BBD} , V_{BBS} , $V_{DD'}$, $V_{SS'}$... power supply voltage, V_{XBN} , V_{XBP} ... back gate power supply voltage, N_1 , N_2 , P_1 , P_2 ... power supply switching transistor, N_5 , N_6 , P_5 , P_6 ... bit line selection transistor, 20 ... control voltage generation circuit, 21 ... column decoder.

Agent: Suzue Takehiko, Patent Attorney

Fig. 2 電流I current I 電圧V voltage V

Fig. 3 引き込み時間Tpull-in time T

Figs. 4, 12,18,22 RNセルRN cell

Fig. 5,15,19,23 RP セル RP cell

Figs. 6, 13CNセルCN cell

Fig. 7, 16 CPセルCP cell

Figs. 8-11,14,17,21,25 電圧 voltage

Figs. 20,24CMOSセル CMOS cell

Figs. 26,27セル cell

21,21' カラムデコーダ column decoder

22,22' R/W制御回路 R/W control circuit

23 センスアンプ sense amplifier カラムアドレス信号 column address signal R/W 制御信号 R/W control signal 読み出し出力 read output